а) 8 бит данных;

б) управляющий бит R/W;

в) бит подтверждения ACK;

г) 7-бит данных;

д) бит DORD, указывающий направление сдвига при передаче данных;

е) 5-бит данных;

а) TCNT3;

б) TCNT3A;

в) TCNT3B;

г) TCNT3H;

д) TCNT3L;

е) OC3A;

ж) OC3B;

з) OC3H;

и) OC3L;

а) имеет линию синхронизации SCL;

б) имеет линию данных SDA;

в) имеет линию команд SDC;

г) имеет линию адреса SDA;

д) может связать до 128 различных устройств;

е) может связать до 256 различных устройств;

а) в общем 9 бит;

б) в общем 10 бит;

в) 7-ми битный адрес;

г) 8-ми битный адрес;

д) один управляющий бит R/W;

е) два управляющих бита R/W;

ж) бит квитирования ACK;

з) бит сравнения OCR;

а) UCSRA;

б) UCSOCRA;

в) UCSRB;

г) UCSRC;

д) UCSOCRB;

е) UCSOCRC;

а) SPI;

б) UART;

в) SCI;

г) USART;

д) RxD;

е) TxD;

а) 7-битный адрес;

б) 6-битный адрес;

в) управляющий бит R/W;

г) бит подтверждения ACK;

д) бит DORD, указывающий направление сдвига при передаче данных;

е) 5-битный адрес;

а) 7;

б) 10;

в) 8;

г) 4;

д) 5;

а) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно изменять разрешающую способность модулятора;

б) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно использовать регистр сравнения;

в) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно настроить работу счётного регистра так, чтобы он работал как реверсивный счётчик;

г) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно использовать регистр захвата;

д) ну и вопрос!!!

а) разряда PIN.4;

б) разряда PORTB.4;

в) разряда DDRB.4;

г) разряда DDRB.6;

д) разряда PIN.6;

е) разряда PORTB.6;

а) изменяющийся аналоговый сигнал получают посредством цифровых устройств;

б) ширина импульса выходного цифрового сигнала пропорциональна амплитуде аналогового сигнала;

в) изменяющийся цифровой сигнал получают посредством аналоговых устройств;

г) амплитуда импульса выходного цифрового сигнала пропорциональна частоте аналогового сигнала;

д) происходит приближение желаемого сигнала (многоуровневого или непрерывного) к действительным бинарным сигналам;

е) не знаю!!!

ж) площадь фигуры, которая задаётся функцией аналогового сигнала приблизительно равна площади фигуры, образованной функцией цифрового сигнала;

а) в нормальном режиме;

б) в режиме ШИМ с точной фазой;

в) в режиме Сброс при совпадении;

г) в режиме ШИМ с точной фазой и амплитудой;

д) в режиме Быстродействующий ШИМ;

е) в режиме ШИМ с точной фазой и частотой;

ж) в режиме Сброс при несовпадении;

а) память SRAM построена на различных вариантах триггеров;

б) память SRAM построена на различных вариантах конденсаторов;

в) память DRAM построена на различных вариантах триггеров;

г) память DRAM построена на различных вариантах конденсаторов;

д) память SRAM имеет большее быстродействие по сравнению с памятью DRAM;

е) память SRAM имеет меньшее быстродействие по сравнению с памятью DRAM;

ж) память SRAM имеет большую плотность по сравнению с памятью DRAM;

з) память SRAM имеет меньшую плотность по сравнению с памятью DRAM;

а) вывод PD1 будет работать как выход;

б) вывод PD1 будет работать как вход;

в) на выводе PD1 будет 1;

г) на выводе PD1 будет 0;

д) внутренний нагрузочный резистор будет подключен к выводу PD1;

е) внутренний нагрузочный резистор будет отключен от вывода PD1;

ж) вывод PD1 будет отключён от схемы, то есть будет находиться в высокоимпедансном состоянии;

а) вывод PD1 будет работать как выход;

б) вывод PD1 будет работать как вход;

в) на выводе PD1 будет 1;

г) на выводе PD1 будет 0;

д) внутренний нагрузочный резистор будет подключен к выводу PD1;

е) внутренний нагрузочный резистор будет отключен от вывода PD1;

ж) вывод PD1 будет отключён от схемы, то есть будет находиться в высокоимпедансном состоянии;

а) в состоянии высокого логического уровня;

б) в состоянии низкого логического уровня;

в) в высокоимпедансном состоянии выхода;

г) в высокоимпедансном состоянии высокого логического уровня;

д) в высокоимпедансном состоянии входа;

е) в высокоимпедансном состоянии низкого логического уровня;

а) Lockbit2=0;

б) Lockbit1=1;

в) BootLock01=1;

г) Lockbit1=0;

д) Lockbit2=1;

е) BootLock02=1;

ж) BootLock11=1;

з) BootLock12=1;

и) BootLock01=0;

к) BootLock02=0;

л) BootLock11=0;

м) BootLock12=0;

а) в микроконтроллерах Atmel нет предварительного делителя частоты;

б) лежит дешифратор;

в) лежит мультиплексор;

г) лежит шифратор;

д) лежит демультиплексор;

а) сдвигает единицу на 4 бита влево;

б) сдвигает единицу на 4 бита вправо;

в) сдвигает четвёрку на 1 бит влево;

г) сдвигает четвёрку на 1 бит вправо;

д) выполняет инверсию содержимого регистра PORTD;

е) выполняет логическую операцию «И» нового содержимого регистра PORTD и старого содержимого;

ж) выполняет логическую операцию «ИЛИ» нового содержимого регистра PORTD и старого содержимого;

з) преобразовывает содержимое регистра PORTD к дополнительному коду;

и) записывает новое полученное значение регистра PORTD в регистр PORTD с инверсией;

к) записывает новое полученное значение регистра PORTD в регистр PORTD без инверсии;

а) в разряд I регистра SREG записать значение 1;

б) в разряд I регистра SREG записать значение 0;

в) в регистр E/TIMSK записать соответствующее значение;

г) в регистр E/TIFR записать соответствующее значение;

д) в регистр TCNTn записать соответствующее значение;

е) в разряд Z регистра SREG записать значение 1;

ж) в разряд Z регистра SREG записать значение 0;

а) Int0;

б) External Int0;

в) External Int1;

г) External Int2;

д) Int1;

е) Int2;

ж) External_Int0;

з) External_Int1;

и) External_Int2;

к) Int3;

л) External Int3;

м) External_Int3;