Тест на тему: Архитектура микроконтроллеров, интерфейсы. Часть 1.

22 9

а) сравнения значений напряжения, которое присутствует на двух выводах микроконтроллера и генерировании в данном случае прерывания;

б) защиты вывода микроконтроллера в случае, если на вывод буден подан сигнал больше 5 В;

в) управления схемой захвата таймера-счётчика;

г) преобразования аналогового сигнала на выводе микроконтроллера в цифровой сигнал;

а) каждый передаваемый бит сопровождается импульсом на линии тактового сигнала SCL;

б) сигнал на линии SDA должен быть стабильным в течение всего времени, пока на шине SCL присутствует сигнал лог. 0;

в) сигнал на линии SDA должен быть стабильным в течение всего времени, пока на шине SCL присутствует сигнал лог. 1;

г) каждый передаваемый бит сопровождается сигналом высокого логического уровня на линии тактового сигнала SCL;

а) маскирует значения отдельных битов данных, передаваемых по линии SDA;

б) управляет всем модулем TWI;

в) в старших семи битах содержит адрес ведомого устройства;

г) предназначен для генерации прерываний при наступлении состояний СТАРТ(ПОВСТАРТ)/СТОП;

а) данные записываются в сдвиговый регистр UDR передатчика;

б) данные записываются в регистр данных передатчика UDR;

в) данные пересылаются из сдвигового регистра в регистр данных передатчика UDR (UDRn);

г) данные пересылаются из регистра UDR (UDRn) в сдвиговый регистр передатчика;

д) запутанные ответы ((((

а) Serial Programming Interface;

б) Synchronous Programming Interface;

в) Synchronous Peripheral Interface;

г) Serial Peripheral Interface;

д) System Peripheral Interface;

е) System Programming Interface;

а) имеет 2 программируемые скорости обмена данными;

б) количество линий связи не зависит от количества подключённых к нем микросхем;

в) имеет возможность мультимастерной работы;

г) использует 2 вывода микроконтроллера;

а) 10-ти битовых кадров, если бит М=0 в регистре SCCR1;

б) 11-ти битовых кадров, если бит М=1 в регистре SCCR1;

в) с использованием бита четности, если бит М=0 в регистре SCCR1;

г) с использованием бита четности, если бит Т8=0 в регистре SCCR1;

д) с использованием бита четности, если бит М=1 в регистре SCCR1;

е) без использования бита четности, если бит Т8=0 в регистре SCCR1;

а) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно использовать регистр сравнения;

б) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно настроить работу счётного регистра так, чтобы он работал как реверсивный счётчик;

в) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» обновление содержимого регистра сравнения происходит в момент достижения счетчиком максимального значения;

г) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно изменять разрешающую способность модулятора;

д) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» обновление содержимого регистра сравнения происходит в момент достижения счетчиком минимального значения;

е) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно использовать регистр захвата;

ж) ну и вопрос!!!

а) вывод SS работает на вход;

б) вывод SS работает на выход;

в) если на вывод SS подан низкий логический уровень сигнала - SPI активируется;

г) если на вывод SS подан высокий логический уровень сигнала - SPI активируется;

д) вывод MISO является выходом;

е) вывод MISO является входом;

а) окончание формирования состояния СТАРТ/ПОВСТАРТ;

б) окончание передачи адресного пакета (SLA+R/W);

в) переполнение регистра данных TWDR;

г) окончание передачи байта адреса;

д) потеря устройством приоритета;

е) адресация устройства или наличие общего вызова;

ж) изменение содержимого регистра TWAR;

з) окончание приема байта данных;

и) возникновение ошибок на шине, обусловленных недопустимыми условиями формирования состояний СТАРТ/СТОП;

а) I-III-IV-V-II;

б) III-II-IV-V-I;

в) IV-V-III-I-II;

г) V-I-III-II-IV;

д) II-III-IV-I-V;

е) II-IV-I-III-V;

ж) I-II-IV-V-III;

з) III-I-IV-V-II;

а) производится непрерывное сравнение содержимого регистра сравнения OCFn с содержимым регистра сравнения TCNTn. В случае равенства содержимого этих регистров устанавливается флаг OCRn в регистре флагов и генерируется прерывание;

б) производится непрерывное сравнение содержимого регистра сравнения OCFn с содержимым регистра сравнения TCNTn. В случае не равенства содержимого этих регистров устанавливается флаг OCRn в регистре флагов и генерируется прерывание;

в) производится непрерывное сравнение содержимого регистра сравнения OCRn с содержимым счётного регистра TCNTn. В случае равенства содержимого этих регистров устанавливается флаг OCFn в регистре флагов и генерируется прерывание;

г) запутанные ответы… не могу ответить…((((

а) SCK;

б) MISO;

в) SPCR;

г) MOSI;

д) SS;

е) SPE;

а) изменить уровень сигнала на линии SDA с 0 на 1 при ВЫСОКОМ уровне сигнала на линии SCL;

б) изменить уровень сигнала на линии SDA с 1 на 0 при ВЫСОКОМ уровне сигнала на линии SCL;

в) изменить уровень сигнала на линии SDA с 0 на 1 при НИЗКОМ уровне сигнала на линии SCL;

г) изменить уровень сигнала на линии SDA с 1 на 0 при НИЗКОМ уровне сигнала на линии SCL;

а) I-III-V-II-IV;

б) II-IV-I-III-V;

в) III-V-IV-II-I;

г) IV-I-III-V-II;

д) V-II-III-IV-I;

е) II-V-III-IV-I;

ж) I-IV-III-II-V;

з) IV-I-III-II-V;

а) то, что не всегда данное подключение возможно, так как не все микросхемы SPI-совместимы;

б) необходимость в дополнительных линиях для адресации подчиненных микросхем;

в) то, что выход передачи данных одной микросхемы соединяется со входом приема данных другой, что в свою очередь ведёт к невозможности создания полнодуплексной передачи данных;

г) то, что для синхронизации двух микросхем при передаче данных используется 4 такта тактового генератора ведущего МК, что приводит к снижению скорости передачи данных;

а) дискретного преобразования;

б) сброс при совпадении;

в) одиночного преобразования;

г) непрерывного преобразования;

д) захват при совпадении;

а) чем больше значение в регистре сравнения OCRnA, тем больше частота выходного сигнала на выводе OCnA;

б) чем меньше значение в регистре сравнения OCRnA, тем больше частота выходного сигнала на выводе OCnA;

в) чем больше значение в регистре сравнения ICRnA, тем больше частота выходного сигнала на выводе OCnA;

г) выводом OCn можно управлять с помощью бит COMn1 и COMn0 регистра управления;

д) выводом OCn можно управлять с помощью бит WGMn1 и WGMn0 регистра управления;

а) обновление содержимого регистра сравнения происходит в момент достижения счетчиком минимального значения;

б) можно генерировать ассиметричные выходные импульсы в одном периоде;

в) можно изменять разрешающую способность модулятора;

г) можно использовать регистр захвата;

д) нельзя изменять разрешающую способность модулятора;

е) можно использовать регистр сравнения;

ж) можно генерировать симметричные выходные импульсы в одном периоде;

з) обновление содержимого регистра сравнения происходит в момент достижения счетчиком максимального значения;

а) использует последовательную линию данных SDA;

б) использует последовательную линию тактирования SCL;

в) использует 10-битную адресацию;

г) использует последовательную линию SS – выбор ведомого;

д) при передаче данных использует бит подтверждения;

е) независимо от подключённых микросхем шина I2C остаётся трёхпроводной;

ж) независимо от подключённых микросхем шина I2C остаётся двухпроводной;