Тест на тему: Микроконтроллеры Atmel, основы. Часть 3.
Назад     Посмотреть правильные ответы

Тест на тему: Микроконтроллеры Atmel, основы. Часть 3.

В тесте 20 вопросов.

1). (из 20):    Чтобы сформировать состояние СТАРТ на шине TWI необходимо:

Выберите единственный правильный ответ

а) изменить уровень сигнала на линии SDA с 0 на 1 при ВЫСОКОМ уровне сигнала на линии SCL;

б) изменить уровень сигнала на линии SDA с 0 на 1 при НИЗКОМ уровне сигнала на линии SCL;

в) изменить уровень сигнала на линии SDA с 1 на 0 при ВЫСОКОМ уровне сигнала на линии SCL;

г) изменить уровень сигнала на линии SDA с 1 на 0 при НИЗКОМ уровне сигнала на линии SCL;

2). (из 20):    Адресный пакет, передаваемый по шине TWI содержит:

Выберите несколько правильных ответов

а) в общем 9 бит;

б) в общем 10 бит;

в) 7-ми битный адрес;

г) 8-ми битный адрес;

д) один управляющий бит R/W;

е) два управляющих бита R/W;

ж) бит квитирования ACK;

з) бит сравнения OCR;

3). (из 20):    Регистр TWAR модуля TWI:

Выберите единственный правильный ответ

а) в старших семи битах содержит адрес ведомого устройства;

б) маскирует значения отдельных битов данных, передаваемых по линии SDA;

в) управляет всем модулем TWI;

г) предназначен для генерации прерываний при наступлении состояний СТАРТ(ПОВСТАРТ)/СТОП;

4). (из 20):    Укажите последовательность действий, которые выполняются при приеме одного байта данных ведомым устройством по шине TWI (см. рис. 3.1):

Выберите единственный правильный ответ

а) I-III-V-IV-II;

б) II-IV-I-III-V;

в) III-I-V-IV-II;

г) IV-I-V-III-II;

д) V-II-III-I-IV;

е) I-V-IV-II-III;

ж) III-IV-II-I-V;

з) V-II-IV-III-I;

5). (из 20):    Для управления модулем USART в микроконтроллерах AVR семейства mega используются следующие регистры:

Выберите несколько правильных ответов

а) UCSRA;

б) UCSOCRA;

в) UCSOCRB;

г) UCSRB;

д) UCSRC;

е) UCSOCRC;

6). (из 20):    При передаче данных с помощью модуля USART:

Выберите несколько правильных ответов

а) данные записываются в сдвиговый регистр UDR передатчика;

б) данные пересылаются из сдвигового регистра в регистр данных передатчика UDR (UDRn);

в) данные записываются в регистр данных передатчика UDR;

г) данные пересылаются из регистра UDR (UDRn) в сдвиговый регистр передатчика;

д) запутанные ответы ((((

7). (из 20):    Допустим имеется проект z1, созданный в CVAVR. В папке проекта содержатся файлы z1.hex, z1__.с, z1.cof. Выберите правильные утверждения:

Выберите несколько правильных ответов

а) z1.cof – информация связывающая содержимое файлов z1__.с и z1.hex;

б) z1__.с – информация связывающая содержимое файлов z1.сof и z1.hex;

в) z1.cof – файл-прошивка для «загрузки» в МК;

г) z1.hex – файл-прошивка для «загрузки» в МК;

д) z1__.с – копия файла z1.c для симуляторов;

е) z1.hex – копия файла z1.c для симуляторов;

ж) z1__.с – файл-прошивка для «загрузки» в МК;

з) z1.cof – копия файла z1.c для симуляторов;

и) z1.hex – информация связывающая содержимое файлов z1.сof и z1__.с;

8). (из 20):    Каждому порту в МК AVR соответствуют следующие регистры:

Выберите несколько правильных ответов

а) PORTх – регистр в который записываются желаемые значения «1» или «0» и которые необходимо получить на соответствующих ножках МК при назначении их выходом;

б) PORTх – регистр содержит значения физических уровней сигнала на соответствующих ножках МК;

в) DDRx – регистр в который записываются желаемые значения «1» или «0» и которые необходимо получить на соответствующих ножках МК при назначении их выходом;

г) DDRx – регистр направления работы – вход или выход;

д) PINх – регистр содержит значения физических уровней сигнала на соответствующих ножках МК;

е) PINх – регистр направления работы – вход или выход;

ж) TIMERx – счётный регистр вывода;

з) TIMERx – регистр управления таймера-счётчика;

9). (из 20):    Выберите правильные утверждения, применительно к программному коду (см. рис. 3.2):

Выберите несколько правильных ответов

а) цикл while (1) – бесконечный цикл;

б) цикл while (1) закончит свою работу, когда в регистре TIFR будет установлена 1;

в) цикл while (!(TIFR&0x01)) будет выполняться до тех пор, пока результат вычисления выражения TIFR&0x01 будет равен 0;

г) цикл while (!(TIFR&0x01)) будет выполняться до тех пор, пока результат вычисления выражения TIFR&0x01 будет равен 1;

д) в цикле while (!(TIFR&0x01)) устанавливается событие «переполнение таймера»;

10). (из 20):    Запись (см. рис. 3.3) означает, что:

Выберите несколько правильных ответов

а) что функция timer1_comp_isr является процедурой обработки прерывания;

б) что процедура Interrupt является функцией обработки прерывания;

в) выражение Interrupt [TIM1_COMP] означает, что данная функция является процедурой обработки прерывания по совпадению таймера COMP;

г) выражение Interrupt [TIM1_COMP] означает, что данная функция является процедурой обработки прерывания по совпадению таймера Т1;

д) даже и не знаю, что ответить((((

11). (из 20):    Запись rab>>1 означает:

Выберите единственный правильный ответ

а) сдвиг разрядов переменной rab на 1 влево;

б) сдвиг разрядов переменной rab на 1 вправо;

в) сравнение последнего разряда переменной rab с 1;

г) сравнение первого разряда переменной rab с 1;

12). (из 20):    Интерфейс SPI расшифровывается как:

Выберите единственный правильный ответ

а) Serial Programming Interface;

б) Synchronous Programming Interface;

в) Synchronous Peripheral Interface;

г) Serial Peripheral Interface;

д) System Peripheral Interface;

е) System Programming Interface;

13). (из 20):    Недостатком параллельного подключения к шине SPI является:

Выберите единственный правильный ответ

а) то, что не всегда данное подключение возможно, так как не все микросхемы SPI-совместимы;

б) то, что выход передачи данных одной микросхемы соединяется со входом приема данных другой, что в свою очередь ведёт к невозможности создания полнодуплексной передачи данных;

в) необходимость в дополнительных линиях для адресации подчиненных микросхем;

г) то, что для синхронизации двух микросхем при передаче данных используется 4 такта тактового генератора ведущего МК, что приводит к снижению скорости передачи данных;

14). (из 20):    При параллельном подключении к шине SPI 7 ведомых микросхем, общее число линий связи будет равно:

Выберите единственный правильный ответ

а) 7;

б) 8;

в) 4;

г) 10;

д) 5;

15). (из 20):    Интерфейс I2C характеризуется тем, что:

Выберите несколько правильных ответов

а) имеет 2 программируемые скорости обмена данными;

б) количество линий связи не зависит от количества подключённых к нем микросхем;

в) имеет возможность мультимастерной работы;

г) использует 2 вывода микроконтроллера;

16). (из 20):    Если в названии микроконтроллера написано следующее МС 68НLC 7 05 С9А M FU, то это значит:

Выберите несколько правильных ответов

а) что это МК с пониженным напряжением питания Vп=2B;

б) что этот МК был произведён как опытный образец;

в) что этот МК имеет электрически программируемое ПЗУ;

г) что этот МК имеет диапазон рабочих температур -40… +125 С;

д) что этот МК имеет масочное ПЗУ;

17). (из 20):    В МК фирмы Motorola модуль асинхронной прийомо-передачи именуется:

Выберите единственный правильный ответ

а) SPI;

б) UART;

в) SCI;

г) USART;

д) RxD;

е) TxD;

18). (из 20):    Модуль асинхронной прийомо-передачи в МК Motorola обеспечивает приемо-передачу:

Выберите несколько правильных ответов

а) 10-ти битовых кадров, если бит М=0 в регистре SCCR1;

б) 11-ти битовых кадров, если бит М=1 в регистре SCCR1;

в) с использованием бита четности, если бит М=1 в регистре SCCR1;

г) с использованием бита четности, если бит М=0 в регистре SCCR1;

д) с использованием бита четности, если бит Т8=0 в регистре SCCR1;

е) без использования бита четности, если бит Т8=0 в регистре SCCR1;

19). (из 20):    Модуль АЦП может работать в следующих режимах:

Выберите несколько правильных ответов

а) одиночного преобразования;

б) дискретного преобразования;

в) сброс при совпадении;

г) непрерывного преобразования;

д) захват при совпадении;

20). (из 20):    Чтобы сконфигурировать вывод PD2 как выход применяют следующую конструкцию:

Выберите единственный правильный ответ

а) DDRD = 1<<2;

б) DDRD |= 1>>2;

в) DDRD |= 1<<1;

г) DDRD = 1<<1;

д) DDRD |= 1<<2;

е) DDRD |= 1<<2;

ж) DDRD &= ~(1<<2);

з) DDRD &= (1<<2);

и) DDRD &= ~(1>>2);