Тест на тему: "Архитектура микроконтроллеров: интерфейсы. Часть 2."

15 2

1) Пакеты данных, передаваемые по шине TWI имеют:

А) 8 бит данных; +

Б) управляющий бит R/W;

В) бит подтверждения ACK; +

Г) 7-бит данных;

Д) бит DORD, указывающий направление сдвига при передаче данных;

Е) 5-бит данных;

2) Счётный регистр таймера Т3 состоит из:

А) TCNT3H; +

Б) TCNT3L; +

В) TCNT3;

Г) TCNT3A;

Д) TCNT3B;

Е) OC3A;

ж) OC3B;

з) OC3H;

и) OC3L;

3) Последовательный интерфейс TWI:

А) имеет линию синхронизации SCL; +

б) имеет линию данных SDA; +

в) имеет линию команд SDC;

г) имеет линию адреса SDA;

д) может связать до 128 различных устройств; +

е) может связать до 256 различных устройств;

4) Адресный пакет, передаваемый по шине TWI содержит:

А) в общем 9 бит; +

Б) в общем 10 бит;

В) 7-ми битный адрес; +

Г) 8-ми битный адрес;

Д) один управляющий бит R/W; +

Е) два управляющих бита R/W;

Ж) бит квитирования ACK; +

З) бит сравнения OCR;

5) Для управления модулем USART в микроконтроллерах AVR семейства mega используются следующие регистры:

А) UCSRA; +

б) UCSRB; +

в) UCSRC; +

г) UCSOCRA;

д) UCSOCRB;

е) UCSOCRC;

6) В МК фирмы Motorola модуль асинхронной прийомо-передачи именуется:

А) SCI; +

Б) SPI;

в) UART;

г) USART;

д) RxD;

е) TxD;

7) Адресные пакеты, передаваемые по шине TWI имеют:

А) 7-битный адрес; +

Б) управляющий бит R/W; +

В) бит подтверждения ACK; +

Г) 6-битный адрес;

Д) бит DORD, указывающий направление сдвига при передаче данных;

Е) 5-битный адрес;

8) При параллельном подключении к шине SPI 7 ведомых микросхем, общее число линий связи будет равно:

А) 10; +

Б) 7;

В) 8;

Г) 4;

Д) 5;

9) Режим «Быстродействующий ШИМ» для 16-битных таймеров-счётчиков отличается от режима «Быстродействующий ШИМ» для 8-битных таймеров-счётчиков тем, что:

А) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно изменять разрешающую способность модулятора; +

Б) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно использовать регистр захвата; +

В) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно использовать регистр сравнения;

Г) при работе с 16-битным таймером-счётчиков в режиме «Быстродействующий ШИМ» можно настроить работу счётного регистра так, чтобы он работал как реверсивный счётчик;

Д) ну и вопрос!!!

10) Для МК ATmega16 функция вывода SS зависит от:

А) разряда DDRB.4; +

Б) разряда PIN.4;

В) разряда PORTB.4;

Г) разряда DDRB.6;

Д) разряда PIN.6;

Е) разряда PORTB.6;

11) При широтно-импульсной модуляции:

А) изменяющийся аналоговый сигнал получают посредством цифровых устройств; +

Б) ширина импульса выходного цифрового сигнала пропорциональна амплитуде аналогового сигнала; +

В) изменяющийся цифровой сигнал получают посредством аналоговых устройств;

Г) амплитуда импульса выходного цифрового сигнала пропорциональна частоте аналогового сигнала;

Д) происходит приближение желаемого сигнала (многоуровневого или непрерывного) к действительным бинарным сигналам; +

Е) не знаю!!!

Ж) площадь фигуры, которая задаётся функцией аналогового сигнала приблизительно равна площади фигуры, образованной функцией цифрового сигнала; +

12) 16-битные таймеры-счётчики микроконтроллеров Atmel могут работать в следующих режимах:

А) в нормальном режиме; +

Б) в режиме ШИМ с точной фазой; +

В) в режиме Сброс при совпадении; +

Г) в режиме Быстродействующий ШИМ; +

Д) в режиме ШИМ с точной фазой и частотой; +

Е) в режиме ШИМ с точной фазой и амплитудой;

Ж) в режиме Сброс при несовпадении;

13) Выберите правильные утверждения:

А) память SRAM построена на различных вариантах триггеров; +

Б) память SRAM построена на различных вариантах конденсаторов;

В) память DRAM построена на различных вариантах триггеров;

г) память DRAM построена на различных вариантах конденсаторов; +

д) память SRAM имеет большее быстродействие по сравнению с памятью DRAM; +

е) память SRAM имеет меньшее быстродействие по сравнению с памятью DRAM;

ж) память SRAM имеет большую плотность по сравнению с памятью DRAM;

з) память SRAM имеет меньшую плотность по сравнению с памятью DRAM; +

14) Если разряд DDRD.1=0, разряд PinD.1=1, разряд PortD.1=1, то:

А) вывод PD1 будет работать как выход;

Б) вывод PD1 будет работать как вход; +

В) на выводе PD1 будет 1; +

Г) на выводе PD1 будет 0;

Д) внутренний нагрузочный резистор будет подключен к выводу PD1; +

Е) внутренний нагрузочный резистор будет отключен от вывода PD1;

Ж) вывод PD1 будет отключён от схемы, то есть будет находиться в высокоимпедансном состоянии;

15) Если разряд DDRD.1=0, разряд PinD.1=0, разряд PortD.1=0, то:

А) вывод PD1 будет работать как выход; +

Б) вывод PD1 будет работать как вход;

В) на выводе PD1 будет 1;

Г) на выводе PD1 будет 0; +

Д) внутренний нагрузочный резистор будет подключен к выводу PD1;

Е) внутренний нагрузочный резистор будет отключен от вывода PD1; +

Ж) вывод PD1 будет отключён от схемы, то есть будет находиться в высокоимпедансном состоянии;

16) При подаче напряжения питания на микроконтроллер все его выходы будут изначально находится:

А) в высокоимпедансном состоянии входа; +

Б) в состоянии высокого логического уровня;

В) в состоянии низкого логического уровня;

Г) в высокоимпедансном состоянии выхода;

Д) в высокоимпедансном состоянии высокого логического уровня;

Е) в высокоимпедансном состоянии низкого логического уровня;

17) Запретить изменять память программ и память данных можно сконфигурировав следующие биты:

А) Lockbit1=0; +

Б) Lockbit2=1; +

В) Lockbit2=0;

Г) Lockbit1=1;

Д) BootLock01=1;

е) BootLock02=1;

ж) BootLock11=1;

з) BootLock12=1;

Д) BootLock01=0;

е) BootLock02=0;

ж) BootLock11=0;

з) BootLock12=0;

18) В основе работы предварительного делителя частоты в микроконтроллерах Atmel:

А) лежит мультиплексор; +

Б) в микроконтроллерах Atmel нет предварительного делителя частоты;

В) лежит дешифратор;

Г) лежит шифратор;

Д) лежит демультиплексор;

19) Следующая команда (см. код ниже):

PORTD |= 1<<4;

А) сдвигает единицу на 4 бита влево; +

Б) сдвигает единицу на 4 бита вправо;

В) сдвигает четвёрку на 1 бит влево;

Г) сдвигает четвёрку на 1 бит вправо;

Д) выполняет инверсию содержимого регистра PORTD;

Е) выполняет логическую операцию «И» нового содержимого регистра PORTD и старого содержимого;

Ж) выполняет логическую операцию «ИЛИ» нового содержимого регистра PORTD и старого содержимого; +

Д) преобразовывает содержимое регистра PORTD к дополнительному коду;

Е) записывает новое полученное значение регистра PORTD в регистр PORTD с инверсией;

Ж) записывает новое полученное значение регистра PORTD в регистр PORTD без инверсии; +

20) Для разрешения обработки определённых прерываний необходимо:

А) в разряд I регистра SREG записать значение 1; +

Б) в разряд I регистра SREG записать значение 0;

В) в регистр E/TIMSK записать соответствующее значение; +

Г) в регистр E/TIFR записать соответствующее значение;

д) в регистр TCNTn записать соответствующее значение;

е) в разряд Z регистра SREG записать значение 1;

ж) в разряд Z регистра SREG записать значение 0;

21) Для ATmega16 выводы, соответствующие внешним прерываниям имеют название:

А) Int0; +

Б) Int1; +

В) Int2; +

Г) External Int0;

д) External Int1;

е) External Int2;

ж) External_Int0;

з) External_Int1;

и) External_Int2;

к) Int3;

л) External Int3;

м) External_Int3;