Тест на тему: "Архитектура микроконтроллеров: интерфейсы. Часть 1".

22 9

1) Аналоговый компаратор предназначен для:

А) сравнения значений напряжения, которое присутствует на двух выводах микроконтроллера и генерировании в данном случае прерывания; +

Б) защиты вывода микроконтроллера в случае, если на вывод буден подан сигнал больше 5 В;

В) управления схемой захвата таймера-счётчика; +

Г) преобразования аналогового сигнала на выводе микроконтроллера в цифровой сигнал;

2) При передаче данных по шине TWI:

А) каждый передаваемый бит сопровождается импульсом на линии тактового сигнала SCL; +

Б) сигнал на линии SDA должен быть стабильным в течение всего времени, пока на шине SCL присутствует сигнал лог. 1; +

В) сигнал на линии SDA должен быть стабильным в течение всего времени, пока на шине SCL присутствует сигнал лог. 0;

Г) каждый передаваемый бит сопровождается сигналом высокого логического уровня на линии тактового сигнала SCL;

3) Регистр TWAR модуля TWI:

А) в старших семи битах содержит адрес ведомого устройства; +

Б) маскирует значения отдельных битов данных, передаваемых по линии SDA;

В) управляет всем модулем TWI;

Г) предназначен для генерации прерываний при наступлении состояний СТАРТ(ПОВСТАРТ)/СТОП;

4) При передаче данных с помощью модуля USART:

А) данные записываются в регистр данных передатчика UDR; +

Б) данные пересылаются из регистра UDR (UDRn) в сдвиговый регистр передатчика; +

В) данные записываются в сдвиговый регистр UDR передатчика;

Г) данные пересылаются из сдвигового регистра в регистр данных передатчика UDR (UDRn);

Д) запутанные ответы ((((

5) Интерфейс SPI расшифровывается как:

А) Serial Peripheral Interface; +

Б) Serial Programming Interface;

в) Synchronous Programming Interface;

г) Synchronous Peripheral Interface;

д) System Peripheral Interface;

е) System Programming Interface;

6) Интерфейс I2C характеризуется тем, что:

А) количество линий связи не зависит от количества подключённых к нем микросхем; +

Б) имеет возможность мультимастерной работы; +

В) имеет 2 программируемые скорости обмена данными;

Г) использует 2 вывода микроконтроллера;

7) Модуль асинхронной прийомо-передачи в МК Motorola обеспечивает приемо-передачу:

А) 10-ти битовых кадров, если бит М=0 в регистре SCCR1; +

Б) 11-ти битовых кадров, если бит М=1 в регистре SCCR1;

В) с использованием бита четности, если бит М=1 в регистре SCCR1; +

Г) с использованием бита четности, если бит М=0 в регистре SCCR1;

Д) с использованием бита четности, если бит Т8=0 в регистре SCCR1;

Е) без использования бита четности, если бит Т8=0 в регистре SCCR1;

8) Режим «ШИМ с точной фазой» для 16-битных таймеров-счётчиков отличается от режима «ШИМ с точной фазой» для 8-битных таймеров-счётчиков тем, что:

А) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно изменять разрешающую способность модулятора; +

Б) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно использовать регистр захвата; +

В) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно использовать регистр сравнения;

Г) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» можно настроить работу счётного регистра так, чтобы он работал как реверсивный счётчик;

Д) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» обновление содержимого регистра сравнения происходит в момент достижения счетчиком максимального значения;

Е) при работе с 16-битным таймером-счётчиков в режиме «ШИМ с точной фазой» обновление содержимого регистра сравнения происходит в момент достижения счетчиком минимального значения;

Ж) ну и вопрос!!!

9) Если модуль SPI работает в режиме ведомого, то:

А) вывод SS работает на вход; +

Б) вывод SS работает на выход;

В) если на вывод SS подан низкий логический уровень сигнала - SPI активируется; +

Г) если на вывод SS подан высокий логический уровень сигнала - SPI активируется;

Д) вывод MISO является выходом; +

Е) вывод MISO является входом;

10) Формирование запроса на прерывание при работе с модулем TWI осуществляется при возникновении следующих событий:

А) окончание формирования состояния СТАРТ/ПОВСТАРТ; +

Б) окончание передачи адресного пакета (SLA+R/W); +

в) окончание передачи байта адреса; +

г) потеря устройством приоритета; +

д) адресация устройства или наличие общего вызова; +

ж) окончание приема байта данных; +

з) возникновение ошибок на шине, обусловленных недопустимыми условиями формирования состояний СТАРТ/СТОП; +

и) переполнение регистра данных TWDR;

к) изменение содержимого регистра TWAR;

11) Процедура записи одного байта в EEPROM-память состоит из следующих этапов (Укажите последовательность действий, рис. 1.1):

А) I-III-IV-V-II;

Б) III-II-IV-V-I;

В) IV-V-III-I-II;

Г) V-I-III-II-IV;

Д) II-III-IV-I-V;

Е) II-IV-I-III-V; +

Ж) I-II-IV-V-III;

З) III-I-IV-V-II;

12) При работе восьмибитных таймеров-счётчиков в нормальном режиме:

А) производится непрерывное сравнение содержимого регистра сравнения OCRn с содержимым счётного регистра TCNTn. В случае равенства содержимого этих регистров устанавливается флаг OCFn в регистре флагов и генерируется прерывание; +

Б) производится непрерывное сравнение содержимого регистра сравнения OCFn с содержимым регистра сравнения TCNTn. В случае равенства содержимого этих регистров устанавливается флаг OCRn в регистре флагов и генерируется прерывание;

В) производится непрерывное сравнение содержимого регистра сравнения OCFn с содержимым регистра сравнения TCNTn. В случае не равенства содержимого этих регистров устанавливается флаг OCRn в регистре флагов и генерируется прерывание;

Г) запутанные ответы… не могу ответить…((((

13) Модуль SPI в микроконтроллерах AVR семейства mega использует следующие выводы:

А) SCK; +

Б) MISO; +

В) MOSI; +

Г) SS; +

Д) SPCR;

Е) SPE;

14) Чтобы сформировать состояние СТАРТ на шине TWI необходимо:

А) изменить уровень сигнала на линии SDA с 1 на 0 при ВЫСОКОМ уровне сигнала на линии SCL; +

Б) изменить уровень сигнала на линии SDA с 0 на 1 при ВЫСОКОМ уровне сигнала на линии SCL;

В) изменить уровень сигнала на линии SDA с 0 на 1 при НИЗКОМ уровне сигнала на линии SCL;

Г) изменить уровень сигнала на линии SDA с 1 на 0 при НИЗКОМ уровне сигнала на линии SCL;

15) Укажите последовательность действий, которые выполняются при приеме одного байта данных ведомым устройством по шине TWI (см. рис. 1.2):

А) I-III-IV-V-II;

Б) III-II-IV-V-I;

В) IV-V-III-I-II;

Г) V-I-III-II-IV;

Д) II-III-IV-I-V;

Е) II-IV-I-III-V; +

Ж) I-II-IV-V-III;

З) III-I-IV-V-II;

16) Недостатком параллельного подключения к шине SPI является:

А) необходимость в дополнительных линиях для адресации подчиненных микросхем; +

Б) то, что не всегда данное подключение возможно, так как не все микросхемы SPI-совместимы;

В) то, что выход передачи данных одной микросхемы соединяется со входом приема данных другой, что в свою очередь ведёт к невозможности создания полнодуплексной передачи данных;

Г) то, что для синхронизации двух микросхем при передаче данных используется 4 такта тактового генератора ведущего МК, что приводит к снижению скорости передачи данных;

17) Модуль АЦП может работать в следующих режимах:

А) одиночного преобразования; +

Б) непрерывного преобразования; +

В) дискретного преобразования;

Г) сброс при совпадении;

Д) захват при совпадении;

18) При работе таймера-счётчика в режиме Сброс при совпадении:

А) чем больше значение в регистре сравнения OCRnA, тем больше частота выходного сигнала на выводе OCnA; +

б) чем меньше значение в регистре сравнения OCRnA, тем больше частота выходного сигнала на выводе OCnA;

в) чем больше значение в регистре сравнения ICRnA, тем больше частота выходного сигнала на выводе OCnA;

г) выводом OCn можно управлять с помощью бит COMn1 и COMn0 регистра управления; +

д) выводом OCn можно управлять с помощью бит WGMn1 и WGMn0 регистра управления;

19) Работа 16-битного таймера-счётчика в режиме «ШИМ с точной фазой и частотой» характеризуется следующим:

А) обновление содержимого регистра сравнения происходит в момент достижения счетчиком минимального значения; +

Б) можно изменять разрешающую способность модулятора; +

В) можно использовать регистр захвата; +

Г) можно использовать регистр сравнения; +

Д) можно генерировать симметричные выходные импульсы в одном периоде; +

Е) можно генерировать ассиметричные выходные импульсы в одном периоде;

Ж) нельзя изменять разрешающую способность модулятора;

З) обновление содержимого регистра сравнения происходит в момент достижения счетчиком максимального значения;

20) Интерфейс I2C характеризуется следующим:

А) использует последовательную линию данных SDA; +

Б) использует последовательную линию тактирования SCL; +

В) использует 10-битную адресацию; +

Г) использует последовательную линию SS – выбор ведомого;

Д) при передаче данных использует бит подтверждения; +

Е) независимо от подключённых микросхем шина I2C остаётся трёхпроводной;

Ж) независимо от подключённых микросхем шина I2C остаётся двухпроводной; +